FPGA Engineer
Kategori: Low-level & domain-heavy
Memprogram field-programmable gate array untuk mengimplementasikan logika hardware-accelerated bagi networking, signal processing, dan workload HPC.
Sehari-hari
Menulis desain RTL dengan VHDL atau Verilog, melakukan synthesis dan place bitstream, menulis HLS kernel, dan memverifikasi timing closure serta correctness lewat simulasi dan pengujian hardware.
Skill inti
- VHDL/Verilog
- HLS
- timing analysis
- Vivado/Quartus
- hardware-software co-design