Hardware Verification Engineer
Kategori: Low-level & domain-heavy
Memverifikasi bahwa desain hardware benar secara fungsional sebelum tape-out menggunakan simulasi, formal method, dan coverage-driven verification.
Sehari-hari
Menulis UVM testbench, mengembangkan functional coverage model, menjalankan regression suite, melakukan triage kegagalan simulasi, dan bekerja dengan design engineer untuk menutup target coverage.
Skill inti
- SystemVerilog
- UVM
- functional coverage
- formal verification
- simulation